

Docket No.: 67161-067

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of :
:
Kiyoshi MAESHIMA :
:
Serial No.: : Group Art Unit:
:
Filed: July 17, 2003 : Examiner:
:
For: PHOTO MASK, METHOD OF MANUFACTURING ELECTRONIC DEVICE, AND METHOD OF
MANUFACTURING PHOTO MASK

**CLAIM OF PRIORITY AND
TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT**

Mail Stop CPD
Commissioner for Patents
P.O. Box 1450
Alexandria, VA 22313-1450

Sir:


In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2003-024020(P), filed January 31, 2003

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY


Stephen A. Becker
Registration No. 26,527

600 13th Street, N.W.
Washington, DC 20005-3096
(202) 756-8000 SAB:mcw
Facsimile: (202) 756-8087
Date: July 17, 2003

67161-067

K. MAESHIMA

日 本 国 特 許 庁

July 17, 2003.

JAPAN PATENT OFFICE

MAESHIMA, K.
MAESHIMA, K.

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出 願 年 月 日

Date of Application:

2003年 1月31日

出 願 番 号

Application Number:

特願2003-024020

[ST.10/C]:

[JP2003-024020]

出 願 人

Applicant(s):

三菱電機株式会社

2003年 2月28日

特 許 庁 長 官
Commissioner,
Japan Patent Office

太田信一郎

出証番号 出証特2003-3011953

【書類名】 特許願

【整理番号】 541837JP01

【提出日】 平成15年 1月31日

【あて先】 特許庁長官殿

【国際特許分類】 G03F 1/08

【発明者】

【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社
社内

【氏名】 前島 潔志

【特許出願人】

【識別番号】 000006013

【氏名又は名称】 三菱電機株式会社

【代理人】

【識別番号】 100064746

【弁理士】

【氏名又は名称】 深見 久郎

【選任した代理人】

【識別番号】 100085132

【弁理士】

【氏名又は名称】 森田 俊雄

【選任した代理人】

【識別番号】 100083703

【弁理士】

【氏名又は名称】 仲村 義平

【選任した代理人】

【識別番号】 100096781

【弁理士】

【氏名又は名称】 堀井 豊

【選任した代理人】

【識別番号】 100098316

【弁理士】

【氏名又は名称】 野田 久登

【選任した代理人】

【識別番号】 100109162

【弁理士】

【氏名又は名称】 酒井 將行

【手数料の表示】

【予納台帳番号】 008693

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体製造用マスク、半導体装置の製造方法および半導体製造用マスクの製造方法

【特許請求の範囲】

【請求項 1】 それぞれが透明基板の露出部からなる複数の透過領域と、前記透明基板上に設けられたハーフトーン位相シフト膜の露出部からなるハーフトーン領域と、前記ハーフトーン位相シフト膜上の遮光膜が形成された領域よりなる遮光領域とを備え、かつ 1 回描画方法により形成された半導体製造用マスクであって、

複数の前記透過領域の各々の外周は前記ハーフトーン領域により取囲まれており、

0.32 μ m 以下のピッチで配置された複数の前記透過領域を有し、かつ前記透過領域のピッチが半導体製造用マスク内において最も小さい最密集パターン領域において、互いに隣合う 1 対の前記透過領域の間に前記遮光膜が位置するように 1 対の前記透過領域の各々の外周を取囲む前記ハーフトーン領域が構成されている、半導体製造用マスク。

【請求項 2】 前記最密集パターン領域の前記透過領域は、ホールパターン形成用の開口であることを特徴とする、請求項 1 に記載の半導体製造用マスク。

【請求項 3】 前記最密集パターン領域の前記透過領域は、ライン・アンド・スペース形成用の開口であることを特徴とする、請求項 1 に記載の半導体製造用マスク。

【請求項 4】 請求項 1～3 のいずれかに記載の半導体製造用マスクを用いたことを特徴とする、半導体装置の製造方法。

【請求項 5】 透明基板の表面上に、ハーフトーン位相シフト膜と遮光膜とを順に形成する工程と、

前記遮光膜上に感光体を形成する工程と、

前記感光体を写真製版技術によりパターンニングして、前記遮光膜の一部表面を露出する開口を前記感光体に形成する工程と、

前記開口の真下に位置する前記遮光膜と前記ハーフトーン位相シフト膜とを順

に除去して、前記透明基板の表面を露出させて、前記透明基板の露出部からなる透過領域を複数形成する工程と、

前記感光体をシュリンクすることにより、前記開口の開口寸法を拡大して、前記遮光膜の一部表面を露出させる工程と、

拡大された前記開口から露出した前記遮光膜を除去することにより、前記ハーフトーン位相シフト膜の一部表面を露出させて、前記ハーフトーン位相シフト膜の露出部からなるハーフトーン領域を形成するとともに、前記遮光膜が残された遮光領域を形成する工程と、

前記感光体を除去する工程とを備えた半導体製造用マスクの製造方法であって、

複数の前記透過領域の各々の外周は前記ハーフトーン領域により取囲まれるように形成され、

0.32 μm 以下のピッチで配置された複数の前記透過領域を有し、かつ前記透過領域のピッチが半導体製造用マスク内において最も小さい最密集パターン領域において、互いに隣合う1対の前記透過領域の間に前記遮光膜が残存されるように1対の前記透過領域の各々の外周を取囲む前記ハーフトーン領域が形成される、半導体製造用マスクの製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、半導体製造用マスク、半導体装置の製造方法および半導体製造用マスクの製造方法に関し、より具体的には、半導体装置の製造工程において微細なパターン形成のために用いられる半導体製造用マスク、半導体装置の製造方法および半導体製造用マスクの製造方法に関するものである。

【0002】

【従来の技術】

透過領域とハーフトーン領域と遮光領域とを有するトライトーンマスクの製造方法に、1回描画方法がある。この1回描画方法は、たとえば特開平8-328235号公報、特開平8-297357号公報などに開示されている。

【0003】

この1回描画方法では、まず透明基板上にハーフトーン膜と遮光膜とが順に積層して形成された後、レジストが塗布される。レジストが塗布されたブランクスに透過領域を描画し、遮光膜とハーフトーン膜とをエッチングすることにより、透明基板の表面が露出した透過領域が形成される。この後、レジストを剥離せずにレジストがシュリンクされる。シュリンク方法にはアッシングなどがある。この状態で、レジストをマスクとして遮光膜をエッチングすることにより、ハーフトーン膜の表面が露出したハーフトーン領域が形成される。すなわち、レジストをシュリンクした領域がハーフトーン領域となる。また、遮光膜の残存した領域が、遮光領域となる。このようにしてトライトーンマスクが1回の描画により形成される。

【0004】

レジストをシュリンクした領域がハーフトーン領域となるため、レジストシュリンクの分布によるが、ハーフトーン領域の幅はほぼ一律（一定）となる。

【0005】

ところで、トライトーンマスクにおいては、中間ピッチ以上（パターンのピッチが密集パターンのピッチよりも大きい）では、マスクのパターンの間に遮光膜が必要である。これは、マスクのパターンの間に遮光膜がないと、本来パターンを形成すべきでないレジストの領域にディンプルが発生するためである。一方、密集パターン（パターンのピッチが中間ピッチよりも小さい）では特にマスクのパターン間に遮光膜を配置せずとも、マスクのパターンをウエハ上に解像することができる。このため、特開2001-356467号公報に開示されているように、微細パターンの間には遮光膜は形成されない。

【0006】

【特許文献1】

特開平8-328235号公報

【0007】

【特許文献2】

特開平8-297357号公報

【0008】

【特許文献3】

特開2001-356467号公報

【0009】

【発明が解決しようとする課題】

しかし、密集パターンのパターン間に遮光膜を配置しない場合、マスク1回描画の方法で形成されるハーフトーン領域の幅が一定であるため、密集パターンのパターンピッチよりも幾分大きなピッチを有するパターンでは、そのパターン間にマスク製造精度を超えた極細の遮光膜が生じる。

【0010】

なお、本明細書においてマスク製造精度を超えた極細の遮光膜とは、マスクの製造過程において、その製造誤差、バラツキによってはマスク上に遮光膜が存在したり存在しなかったりするような設計をしている遮光膜のことを意味する。

【0011】

このようなマスク製造精度を超えた極細の遮光膜は、パターンの転写時にパターンの解像度に影響を与える。このため、マスク製造精度を超えた極細の遮光膜が生じるパターンピッチは、禁止領域として使用することができなくなりデバイス設計、製造において大きな制約が生じることになる。

【0012】

それゆえ本発明の目的は、トライトーンマスクについて、全ピッチ対象に禁止領域のない半導体製造用マスク、半導体装置の製造方法および半導体製造用マスクの製造方法を提供することである。

【0013】

【課題を解決するための手段】

本発明の半導体製造用マスクは、それぞれが透明基板の露出部からなる複数の透過領域と、透明基板上に設けられたハーフトーン位相シフト膜の露出部からなるハーフトーン領域と、ハーフトーン位相シフト膜上の遮光膜が形成された領域よりなる遮光領域とを備え、かつ1回描画方法により形成された半導体製造用マスクであって、複数の透過領域の各々の外周はハーフトーン領域により取囲まれ

ている。0.32 μ m以下のピッチで配置された複数の透過領域を有し、かつ透過領域のピッチが半導体製造用マスク内において最も小さい最密集パターン領域において、互いに隣合う1対の透過領域の間に遮光膜が位置するように1対の透過領域の各々の外周を取囲むハーフトーン領域が構成されている。

【0014】

なお、1回描画方法により形成された半導体製造用マスクにおいては、すべてのピッチのパターンにおいてハーフトーン領域の幅が実質同じ（一定）である。

【0015】

【発明の実施の形態】

以下、本発明の実施の形態について図に基づいて説明する。

【0016】

図1は本発明の一実施の形態における半導体製造用マスクの構成を示す概略平面図であり、図2は図1のI-I線に沿う概略断面図である。図1および図2を参照して、本実施の形態における半導体製造用マスク10は、透明基板1と、ハーフトーン位相シフト膜2と、遮光膜3とを有している。

【0017】

この半導体製造用マスク10は、トライトーンマスクであり、それぞれが透明基板1の露出部からなる複数の透過領域R1と、その透明基板1上に設けられたハーフトーン位相シフト膜2の露出部からなるハーフトーン領域R2と、そのハーフトーン位相シフト膜2上の遮光膜3が形成された領域よりなる遮光領域R3とを有している。なお、ハーフトーン位相シフト膜2は、透過領域R1との位相差を180度で逆位相にするものであり、かつ光透過率がたとえば8%以上と高くなるように設定されている。

【0018】

また、この半導体製造用マスク10には、透過領域R1のピッチの違いにより、たとえば密集パターン領域と、疎パターン領域と、孤立パターンとが形成されている。ここで、密集パターン領域とは、ウエハ上に投影された透過領域R1のピッチが0.32 μ m以下となるように透過領域R1のピッチP1が設定されている領域のことである。また、疎パターン領域とは、ウエハ上に投影された透過

領域 R1 のピッチが $0.32\mu\text{m}$ を超えるように透過領域 R1 のピッチ P2 が設定されている領域のことである。また、孤立パターンとは、他の透過領域 R1 から離れて孤立したパターンのことである。

【0019】

これらの密集パターン領域、疎パターン領域および孤立パターンのそれぞれの各透過領域 R1 の外周領域はハーフトーン領域 R2 により取囲まれている。また、密集パターン領域、疎パターン領域および孤立パターンのそれぞれの外周領域は遮光領域 R3 により取囲まれている。

【0020】

本実施の形態においては、密集パターン領域のうち、透過領域 R1 のピッチが半導体製造用マスク 10 内において最も小さい最密集パターン領域において、互いに隣合う 1 対の透過領域 R1 の間に遮光膜 3 が位置するように 1 対の透過領域 R1 の各々の外周を取囲むハーフトーン領域 R2 の幅が設定（設計）されている。これにより、全てのピッチの密集パターン領域および疎パターン領域において、互いに隣合う 1 対の透過領域 R1 の間に遮光膜 3 が位置しており、遮光膜 3 の線幅 S1、S2 のそれぞれはマスク製造精度を超えた極細よりも太い。つまり、密集パターン領域、疎パターン領域および孤立パターンのそれぞれの各透過領域 R1 の外周領域はハーフトーン領域 R2 により取囲まれており、さらにそのハーフトーン領域 R2 の外周領域は遮光領域 R3 により取囲まれている。

【0021】

また、この半導体製造用マスク 10 は、後述する 1 回描画方法により形成されたものである。それゆえ密集パターン領域、疎パターン領域および孤立パターンのそれぞれのハーフトーン領域 R2 の幅 O、P、Q は同じ（一定）である。

【0022】

なお、本実施の形態における透過領域 R1 は、たとえばホールパターン形成用の開口である。

【0023】

次に本実施の形態における半導体製造用マスクの製造方法について説明する。

図 3～図 8 は、本発明の一実施の形態における半導体製造用マスクの製造方法

を工程順に示す概略断面図である。なお、図3～図8においては説明の便宜上、最密集パターン領域のみを図示している。

【0024】

図3を参照して、透明基板1の表面上に、ハーフトーン位相シフト膜2と遮光膜3とが順に積層して形成される。この遮光膜3上にレジスト（感光体）4が塗布される。

【0025】

図4を参照して、レジスト4が塗布されたブランクスに透過領域が描画され、これによりレジスト4がパターニングされる。

【0026】

図5を参照して、パターニングされたレジスト4をマスクとして、遮光膜3とハーフトーン位相シフト膜2とが順にエッチングされる。これにより、透明基板1の表面が露出して、透過領域R1が形成される。

【0027】

図6を参照して、この後、レジスト4を剥離せずにレジスト4がシュリンクされる。シュリンク方法にはたとえばアッシングなどがある。これにより、遮光膜3の一部表面が露出する。

【0028】

図7を参照して、この状態でレジスト4をマスクとして露出した遮光膜3をエッチング除去することにより、ハーフトーン位相シフト膜2の表面が露出して、ハーフトーン領域R2が形成される。すなわち、レジスト4をシュリンクした領域がハーフトーン領域R2となる。この後、レジスト4が剥離される。

【0029】

図8を参照して、上記レジストの剥離により、遮光膜3の表面が露出し、遮光膜3の残存した領域が遮光領域R3となる。このようにしてトライトーンマスクである本実施の形態の半導体製造用マスクが1回の描画により形成される。

【0030】

次に、本実施の形態における透過領域間の遮光領域の線幅について言及する。
本実施の形態では、上記のように1回描画により半導体製造用マスクが形成さ

れる。この1回の描画では、密集パターン領域、疎パターン領域および孤立パターン領域のそれぞれにおけるハフトーン領域R2の幅O、P、Qは、パターンのピッチP1、P2によらずほぼ一定である。本実施の形態では、最密集パターンにおいても、各透過領域R1の間に、設計可能でマスク製造可能な寸法（線幅）S1の遮光膜3が配置される。上述したようにハフトーン領域R2の幅O、P、QはパターンのピッチP1、P2によらずほぼ一定であるから、最もピッチの小さい最密集パターンにおいて各透過領域R1の間に遮光膜3が配置されれば、すべてのピッチのパターンにおいて各透過領域R1の間に遮光膜3が存在することとなる。また、その各透過領域R1の間の遮光膜3の寸法（線幅）は、必然的に最密集パターンの遮光膜の寸法（線幅）S1以上となる。

【0031】

図9を参照して、ホールパターンでの最密集パターンにおいて、ハフトーン長さ（ハフトーン領域R2の幅）をA0、ホール径（透過領域R1の開口寸法）をH0、パターンのピッチをP0、パターン間の遮光膜幅（遮光領域R3の線幅）をXとする。遮光膜幅Xはマスク製造において精度良く加工できる幅である。

【0032】

また図10を参照して、ホールパターンでの最密集ピッチ以上で配置されたパターンにおいて、ハフトーン長さをA、ホール径をH、ピッチをP、遮光膜幅をYとする。

【0033】

ここで、 $X = P0 - (2A0 + H0)$ 、 $Y = P - (2A + H)$ である。また、ハフトーン長さはほぼ一律であるから、 $A0 \approx A$ である。

【0034】

一般に密集パターンと疎パターン（もしくは孤立パターン）とを同じ大きさの露光転写パターンに仕上げる場合、マスク上の設計を密集パターンより疎パターン（もしくは孤立パターン）の方を大きくする必要がある。このため、 $P > P0$ のときには、 $H > H0$ であるが、 $P - P0 > H - H0$ より、 $X < Y$ が成り立つ。また、 $P > P0$ のときには、 $H \approx H0$ であり、このときも $X < Y$ が成り立つ。

よって、各透過領域 R1 の間の遮光膜 3 の寸法（線幅）は、必然的に最密集パターンにおける遮光膜 3 の寸法（線幅）以上となる。したがって、最密集パターンにおける遮光膜幅をマスク製造精度を超えた極細より太くすることにより、全てのピッチのパターンにおいて遮光膜幅をマスク製造精度を超えた極細より太くすることができ、全ピッチのパターンにおいてマスク精度に問題のない遮光領域の配置が可能となる。

【0035】

以上説明したように、本発明の半導体製造用マスクおよびその製造方法によれば、密集パターン（ウエハ上に投影された透過領域 R1 のピッチが $0.32\mu\text{m}$ 以下となるように透過領域 R1 のピッチ P1 が設定されたパターン）のうち、透過領域のピッチ P1 が半導体製造用マスク内において最も小さい最密集パターン領域において、互いに隣合う 1 対の透過領域 R1 の間に遮光膜 3 が配置されている。これにより、マスク 1 回描画の方法で形成される全てのピッチにおいて、互いに隣合う 1 対の透過領域 R1 の間に遮光膜 3 が配置されることになる。また、マスク 1 回描画の方法で形成されるハーフトーン領域 R2 の幅 O、P、Q が一定であるため、最密集パターン領域における遮光膜 3 の線幅 S1 をマスク製造精度を超えた極細より太くすることにより、全てのピッチのパターンにおいて、透過領域 R1 間に配置された遮光膜 3 の線幅 S1、S2 はマスク製造精度を超えた極細より太くなる。よって、マスク製造精度を超えた極細の遮光膜が生じることはないため、そのような遮光膜の生じた禁止領域もなくなり、デバイス設計、製造において制約が少なくなり自由度が大きくなる。

【0036】

上記の実施の形態においては、ホールパターンについて説明したが、本発明はこれに限定されるものではなく、ライン・アンド・スペース（L/S）のパターンについても同様に適用することができる。以下に、L/S パターンにおける透過領域間の遮光領域の線幅について言及する。

【0037】

図 11 を参照して、L/S パターンでの最密集パターンにおいて、ハーフトーン長さを B0、スペース幅（透過領域 R1 の開口幅）を S0、パターンのピッチ

を $P0$ 、パターン間の遮光膜幅を V とする。遮光膜幅 V はマスク製造において精度良く加工できる幅である。

【0038】

また図12を参照して、 L/S パターンでの最密集ピッチ以上で配置されたパターンにおいて、ハーフトーン長さを B 、スペース幅を S 、ピッチを P 、遮光膜幅を W とする。

【0039】

ここで、 $V = P0 - (2B0 + S0)$ 、 $W = P - (2B + S)$ である。また、この L/S パターンも上記と同様に1回描画により形成されているため、ハーフトーン長さはほぼ一律であり、 $B0 \approx B$ である。

【0040】

一般に密集パターンと疎パターン（もしくは孤立パターン）とを同じ大きさの露光転写パターンに仕上げる場合、上記と同様、マスク上の設計を密集パターンより疎パターン（もしくは孤立パターン）の方を大きくする必要がある。このため、 $P > P0$ のときには、 $S > S0$ であり、 $V < W$ が成り立つ。また、 $P > P0$ のときには、 $S \approx S0$ であり、このときも $V < W$ が成り立つ。よって、各透過領域 $R1$ の間の遮光膜3の寸法（線幅）は、必然的に最密集パターンにおける遮光膜3の寸法（線幅）以上となる。したがって、最密集パターンにおける遮光膜幅をマスク製造精度を超えた極細より太くすることにより、全てのピッチのパターンにおいて遮光膜幅をマスク製造精度を超えた極細より太くすることができ、全ピッチのパターンにおいてマスク精度に問題のない遮光領域の配置が可能となる。

【0041】

次に、本実施の形態における半導体製造用マスクを用いた半導体装置の製造方法について説明する。

【0042】

図13は、本発明の一実施の形態における半導体製造用マスクを用いた半導体装置の製造方法の様子を示す概念図である。図13を参照して、本実施の形態の半導体製造用マスク10のパターンは、縮小投影露光装置110を用いて、半導

体基板（たとえば半導体ウエハ）100の表面に塗布されたレジストに露光される。

【0043】

この縮小投影露光装置110は、光源（図示せず）と、フライアイレンズ101と、絞り102と、投影レンズ103とを主に有している。光源より発せられた光はフライアイレンズ101と絞り102とを通過して、半導体製造用マスク10に照射される。この半導体製造用マスク10を照射した光は、投影レンズ103により所定の倍率に縮小されて、半導体基板100表面のレジストを露光する。

【0044】

この縮小投影露光装置110では、縮小率はたとえば1/4であり、露光にはたとえばKrF（波長248nm）およびArF（波長193nm）のエキシマレーザが用いられる。

【0045】

図14～図16は、半導体装置の製造方法を工程順に示す半導体基板の概略断面図である。図14を参照して、上記の露光が行われた後、現像することにより、レジスト100cがパターンニングされる。このパターンニングされたレジスト100cをマスクとして、下層の被エッチング膜100bにエッチングが施される。

【0046】

図15を参照して、このエッチングにより、被エッチング膜100bにたとえばホールパターンが形成され、基板100aの一部表面が露出する。この後、たとえばアッシングなどによりレジスト100cが除去される。

【0047】

図16を参照して、上記のレジスト100cの除去により、被エッチング膜100bの表面が露出する。このようにして半導体装置が製造される。これにより、解像度の良好なパターンを有する半導体装置を製造することができる。

【0048】

今回開示された実施の形態はすべての点で例示であって制限的なものではない

と考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【0049】

【発明の効果】

本発明の半導体製造用マスクによれば、密集パターン（透過領域のピッチが0.32 μm 以下）のうち、透過領域のピッチが半導体製造用マスク内において最も小さい最密集パターン領域において、互いに隣合う1対の透過領域の間に遮光膜が配置されている。これにより、マスク1回描画の方法で形成される全てのピッチにおいて、互いに隣合う1対の透過領域の間に遮光膜が配置されることになる。また、マスク1回描画の方法で形成されるハーフトーン領域の幅が一定であるため、最密集パターン領域における遮光膜の線幅をマスク製造精度を超えた極細より太くすることにより、全てのピッチのパターンにおいて、透過領域間に配置された遮光膜の線幅はマスク製造精度を超えた極細より太くなる。よって、マスク製造精度を超えた極細の遮光膜が生じることはないため、そのような遮光膜の生じた禁止領域もなくなるため、デバイス設計、製造において制約が少なくなり自由度が大きくなる。

【図面の簡単な説明】

【図1】 本発明の一実施の形態における半導体製造用マスクの構成を示す概略平面図である。

【図2】 図1のI I-I I線に沿う概略断面図である。

【図3】 本発明の一実施の形態における半導体製造用マスクの製造方法の第1工程を示す概略断面図である。

【図4】 本発明の一実施の形態における半導体製造用マスクの製造方法の第2工程を示す概略断面図である。

【図5】 本発明の一実施の形態における半導体製造用マスクの製造方法の第3工程を示す概略断面図である。

【図6】 本発明の一実施の形態における半導体製造用マスクの製造方法の第4工程を示す概略断面図である。

【図 7】 本発明の一実施の形態における半導体製造用マスクの製造方法の第 5 工程を示す概略断面図である。

【図 8】 本発明の一実施の形態における半導体製造用マスクの製造方法の第 6 工程を示す概略断面図である。

【図 9】 ホールパターンでの最密集パターンにおいて各部の寸法を示す平面図である。

【図 10】 ホールパターンでの最密集ピッチ以上で配置されたパターンにおいて各部の寸法を示す平面図である。

【図 11】 L/S パターンでの最密集パターンにおいて各部の寸法を示す平面図である。

【図 12】 L/S パターンでの最密集ピッチ以上で配置されたパターンにおいて各部の寸法を示す平面図である。

【図 13】 本発明の一実施の形態における半導体製造用マスクを用いた半導体装置の製造方法の様子を示す概念図である。

【図 14】 半導体装置の製造方法の第 1 工程を示す半導体基板の概略断面図である。

【図 15】 半導体装置の製造方法の第 2 工程を示す半導体基板の概略断面図である。


【図 16】 半導体装置の製造方法の第 3 工程を示す半導体基板の概略断面図である。

【符号の説明】


1 透明基板、2 ハーフトーン位相シフト膜、3 遮光膜、4 レジスト、10 半導体製造用マスク、100 半導体基板、100a 基板、100b 被エッチング膜、100c レジスト、101 フライアイレンズ、102 絞り、103 投影レンズ、110 縮小投影露光装置、R1 透過領域、R2 ハーフトーン領域、R3 遮光領域。

【書類名】 図面


【図 1】




【図 2】




【図 3】




【図 4】




【図 5】




【図 6】




【図 7】




【図 8】




【図 9】




【図 10】




【図 11】




【図 12】




【図 13】




【図 14】



【図 15】



【図 16】



【書類名】 要約書

【要約】

【課題】 トライトーンマスクについて、全ピッチ対象に禁止領域のない半導体製造用マスク、半導体装置の製造方法および半導体製造用マスクの製造方法を提供する。

【解決手段】 本発明の半導体製造用マスクは、透過領域R1とハーフトーン領域R2と遮光領域R3とを備え、かつ1回描画方法により形成されている。複数の透過領域R1の各々の外周はハーフトーン領域R2により取囲まれている。0.32 μ m以下のピッチで配置された複数の透過領域R1を有し、かつ透過領域のピッチが半導体製造用マスク10内において最も小さい最密集パターン領域において、互いに隣合う1対の透過領域R1の間に遮光膜3が位置するように1対の透過領域R1の各々の外周を取囲むハーフトーン領域R2が構成されている。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号 [000006013]

1. 変更年月日 1990年 8月24日

[変更理由] 新規登録

住 所 東京都千代田区丸の内2丁目2番3号

氏 名 三菱電機株式会社